Επικοινωνία
Πώς να κάνετε αγορές;
Παράδοση
Οδηγός αγορών
Logic Synthesis and Verification Algorithms
Αγγλική
207 b
Παράδοση στην Ελλάδα
Έως 30 ημέρες για επιστροφή
Οι πελάτες αγόρασαν επίσης
Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. It also serves as a basic reference work in design automation for both professionals and students. §Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits). It combines and integrates modern developments in logic synthesis and formal verification with the more traditional matter of Switching and Finite Automata Theory. The book also provides background material on Boolean algebra and discrete mathematics. §A unique feature of this text is the large collection of solved problems. §Throughout the text the algorithms covered are the subject of one or more problems based on the use of available synthesis programs.
Πληροφορίες για το βιβλίο
Αγγλική
Χαρίστε αυτό το βιβλίο σήμερα
Είναι εύκολο
1 Προσθέστε το βιβλίο στο καλάθι σας και επιλέξτε παράδοση ως δώρο 2 Ως ανταμοιβή θα σας στείλουμε ένα κουπόνι 3 Το βιβλίο θα φτάσει στη διεύθυνση του παραλήπτηΜπορεί να σας ενδιαφέρει
/
Χαρτόδετο
8.97
€
